

红外焦平面 CTIA 型读出电路的设计研究

蔡晶晶¹, 刘晓东², 张轩雄¹

(1. 上海理工大学 光电信息与计算机工程学院, 上海 200093; 2. 复旦大学 微电子学院, 上海 201210)

摘要: 为了适应红外焦平面(IRFPA)高像素的趋势,设计出面积更小、性能更优的像元电路,选择电容反馈跨阻放大器(CTIA)作为像元电路的电路结构,在CTIA中运算放大器基于共源共栅结构,采用积分电容可选的模式来调整积分时间,并基于电路高像素的需求,优化电路,减小面积.在此基础上,搭建模拟信号通路进行仿真研究,绘制版图,并进行后仿,为读出电路的正确性、可靠性提供保障.优化后的像元电路面积为 $18\mu\text{m}\times 18\mu\text{m}$,可选积分电容分别为60 fF和400 fF,后仿得到的信号通路输出摆幅常温下为2.03 V,低温下为1.52 V,且低温下的积分噪声为213.6 μV ,满足设计需求.

关键词: 红外焦平面; 读出电路; 像元电路; CTIA; 模拟信号通路

中图分类号: TN 432 **文献标志码:** A

Design of CTIA Readout Circuit for IRFPA

CAI Jingjing¹, LIU Xiaodong², ZHANG Xuanxiong¹

(1. School of Optical-Electrical and Computer Engineering, University of Shanghai for Science and Technology, Shanghai, 200093, China; 2. Microelectronics College, Fudan University, Shanghai, 201210, China)

Abstract: In order to adapt to the trend of high pixel demand of infrared focal plane (IRFPA), it is necessary to design a smaller size and better performance pixel circuit. A capacitive transimpedance amplifier (CTIA) was selected as the circuit structure of the pixel circuit. The cascode structure was adopted for the CTIA, and the integration time was able to be adjusted by using the optional integrated capacitors. The pixel circuit was modified to reduce the area for meeting the need of high pixel. In addition, the analog signal chain was set up and analyzed by simulation. Its layout was drawn and then it was post simulated to provide a guarantee of accuracy and reliability of the readout circuit (ROIC). After optimization, the area of the pixel circuit is $18\mu\text{m}\times 18\mu\text{m}$, and the optional integrated capacitors are 60 fF and 400 fF respectively. The output swing of the analog signal chain is 2.03 V at room temperature and 1.52 V at low temperature, obtained in the post-simulation. The output integrated noise at low temperature is 213.6 μV , which is lower than the former structure, and can meet the requirements in the post-simulation.

Keywords: IRFPA; ROIC; pixel circuit; CTIA; analog signal chain

收稿日期: 2017-04-11

第一作者: 蔡晶晶(1992-),女,硕士研究生.研究方向:红外焦平面读出电路设计. E-mail: caijj_1030@163.com

通信作者: 张轩雄(1965-),男,教授.研究方向:微电子机械系统技术与器件传感技术. E-mail: xuanxiongzhong@163.com

红外焦平面阵列属于红外光学系统,是一种红外成像器件,广泛用于军事领域、民事领域.红外焦平面阵列由红外探测器和读出电路两部分组成^[1].红外探测器将红外辐射转换成电信号,读出电路对探测器输出的电信号积分采样,采样结果通过缓冲器串行读出.读出电路既有模拟电路又有数字电路,是典型的数模混合集成电路.其中模拟电路负责对探测器电流积分、采样和传输,并提供电路所需的偏置;数字电路产生控制时序,控制读出电路积分、采样的时间节点,并根据所设置的控制字,选择窗口大小、积分模式、输出通道个数等多种功能.

其中,输入级电路作为读出电路的核心部分,其性能对读出电路的噪声、功耗、面积等参数有很大影响.目前,报道的输入级电路有多种结构^[2],如 SI(自积分)、SFD(源跟随器)、DI(直接注入)、GMI(电流镜栅调制)、BDI(缓冲直接注入)以及 CTIA(电容反馈跨阻放大器)等. SI 结构简单,占用面积少,但是输出无增益,需要后接电荷放大器,并且积分电容的非线性会引起输出的非线性. SFD 结构简单,适用于大面积、低功耗的读出电路,在低背景下有较好的信噪比,但是其在中、高背景下,输出信号的非线性较为严重,并且源跟随器会引入较大的噪声. DI 结构由注入管和积分电容构成,占用面积较小,但在低背景下,探测器光电流较小,使得注入管跨导变小,输入阻抗增大,注入效率降低,增大了电路的非线性度. GMI 结构利用电流镜的复制作用,将光电流按比例放大或缩小,再进行积分. GMI 相比 DI 有更高的灵敏度,但是 GMI 不能给探测器提供稳定的偏压. BDI 结构是在 DI 结构基础上,跨接反相放大器,降低了电路的输入阻抗,提高了注入效率,改善了响应,但是面积与功耗都较大. CTIA 结构虽然相较前面几种较为复杂,功耗较大,但是 CTIA 结构中运放与积分电容构成负反馈回路,可以提供很低的输入阻抗、较高的注入效率,能为探测器提供稳定的偏压. 在从低到高的背景范围内,CTIA 噪声都很小,非线性度低^[3]. 综合考虑下,本文选取 CTIA 结构作为读出电路的输入级结构.

传统的 CTIA 结构采用两级运算放大器结构,至少需要 8 个 MOS 管和一个比较大的补偿电容,占用面积大,功耗高^[4]. 而现今,随着读出电路的规格越来越大,为了使读出电路达到百万像素,就需要增大读出电路的阵列规格,显然,如果采用传统的 CTIA 结构,那么读出电路的尺寸将会变大,不利于读出电路与其他模块的集成. 因此,需要进一步减小

像元电路的尺寸. 本文采用一种基于共源共栅结构的 CTIA 电路^[2,5],对 CTIA 电路进行优化,根据电荷容量调整电容大小,采用积分电容可选的积分模式,并采用一位带宽控制结构,减小了电路面积,优化了电路功能,优化后的像元电路面积为 $18\ \mu\text{m} \times 18\ \mu\text{m}$,可选积分电容分别为 60 fF 和 400 fF. 另外,为确保电路功能的正确性,文中对读出电路的模拟信号通路进行分析研究,并在常温 300 K 和低温 150 K 下进行仿真分析,后仿得到 CTIA 电路在低温下积分电压为 2.41 V,噪声为 213.6 μV ,信号通路低温下输出摆幅为 1.52 V,通过后仿结果可知,电路低温下的输出摆幅需要在今后进一步优化.

1 基于 CTIA 的前置信号通路

1.1 电容反馈跨阻放大器

图 1(见下页)为输入级电路的多种电路结构示意图. 电路结构中的各项变量分别为: C_i 为积分电容; V_{sh} 为采样控制信号; MUX 为输出端; VSS 为接地端; V_r 为复位电压; R_d 与 C_d 分别为二极管自身电阻与电容; V_b 为偏置电压; V_{sub} 为二极管的衬底电压; V_i 为注入电压.

其中,CTIA(电容反馈跨阻放大器)是由运算放大器和反馈积分电容构成的一种复位积分器,电路结构如图 1(e)所示. 积分电容位于放大器的反馈回路上,探测器的电流在反馈电容上积分,复位管将积分电容上的电荷放电,并将输出端复位至参考电平.

CTIA 选用共源共栅结构的运算放大器,并基于文献[2]中的电路结构进行优化. 为减小单元电路面积,电路采用一位带宽控制,并调整电容大小及 MOS 管尺寸,CTIA 电路如图 2 所示(见下页). 图 2 中 VDD 为电源, bwl_b 为带宽选择控制信号, lowg_b 为积分电容选择信号, reset 为复位信号, at_bloom 为防溢出信号, r_sw 为行选信号; V_{so} 为采样输出信号, I_i 为探测器输入电流, V_c 为共源共栅结构中的偏置电压, V_{ol} 为 CTIA 结构的输出电压, V_{oe} 为像元电路中的输出电压. 电路中积分电容越大,电荷容量越大,引入的噪声电子数也越大;而若积分电容太小,则会导致积分电压过高,非线性失真增加,因此在 CTIA 电路中采用积分电容可选的方式,由积分电容选择管实现. 为了满足单元电荷容量 0.3 Me, 4 Me 可选的指标要求,积分电容分别取值为 $C_1 = 60\ \text{fF}$ 和 $C_2 = 400\ \text{fF}$. 当电容选择管栅端信号 lowg_b 为低


图 1 六种像元电路结构^[1]

Fig.1 Six kinds of structures of the pixel circuit

电平时,积分电容为 $C_1 + C_2$; 为高电平时,积分电容为 C_1 . 当复位管栅端信号 reset 为高时,探测器的电流在积分电容上开始积分; reset 为低时,积分电容放电,CTIA 单元输出端恢复至参考电平. 当采样管栅端信号为低时,采样管导通,从 CTIA 输出端开始采样,采样结果输入由 M9 与 M10 构成的源极跟随器中,并传输到下一级缓冲器. 出于面积以及噪声的考虑,电容 C_2 受带宽选择管 M4 和积分电容选择管 M5 控制而分时复用, M4 和 M5 不能同时导通. 当带宽选择管导通时,会降低一些高频部分的噪声. 本文采用一位带宽选择,以减少 MOS 管的 KTC 噪声,又保证了 CTIA 高频部分的降噪.

CTIA 的噪声对红外焦平面探测器微弱信号输出的信噪比有着重要的影响^[6]. 电路中有两种噪声,分别为热噪声(KTC 噪声)和闪烁噪声($1/f$ 噪声). CTIA 电路中带有复位开关,开关的打开和闭合都会产生 KTC 噪声. 当开关断开时,噪声会随输入信号的瞬时值保存到积分采样电容上. KTC 噪声是读出电路中起主要作用的噪声. 闪烁噪声是 MOS 管在漏电流中产生的噪声. CTIA 电路的总噪声是 CTIA 复位阶段的噪声与积分阶段的噪声之和,计算公式^[7-8]为

$$\begin{aligned} \overline{V_n^2} &= \overline{V_{n,r}^2} + \overline{V_{n,i}^2} = (4kT\gamma g_{m,r} + \frac{K_P g_{m,r}^2}{C_{OX} (WL)_r f}) \\ &+ (C_i + g_{m,r})^2 + [8kT\gamma (\frac{1}{g_{m3}} + \frac{g_{m1}}{g_{m3}^2}) + \frac{2K_P}{C_{OX} (WL)_1 f} + \\ &\frac{2K_N}{C_{OX} (WL)_3 f} \frac{g_{m3}^2}{g_{m1}^2}] \frac{1}{1 + (2\pi f C_i R_{i,a})^2} \quad (1) \end{aligned}$$




图 2 CTIA 像元电路图

Fig.2 Schematic of the CTIA pixel circuit

式中: k 是玻尔兹曼常数; T 是温度; γ 是体效应系数; K_P 是 PMOS 管的闪烁噪声系数; K_N 是 NMOS 管的闪烁噪声系数; C_{OX} 是单位面积栅氧电容; g_m 是 MOS 管跨导; C_i 是积分电容; W 是 MOS 管栅宽; L 是栅长; f 是频率; $R_{i,a}$ 为放大器的输入电阻. 从式 (1) 可以看出, 当 CTIA 电路处于复位阶段时, 积分电容越大, 引入的噪声越大. 因此, 采用积分选择管是有意义的.

1.2 模拟信号通路

为了验证电路功能的正确性, 将模拟信号通路提出, 信号通路的结构如图 3 所示. 最左侧为红外探

测器,中间部分为 CTIA 型读出电路,最右侧为读出电路的缓冲电路,OUT 为输出端,电路中设计了三级缓冲.读出电路选用 CTIA 作为前级放大器,探测器电流在 CTIA 的反馈电容上积分,并由放大器进行采样、保持,由 M9 和 M10 构成的源极跟随器的输出端接入下一级缓冲器,最后通过多级缓冲器与跟随器输出.




图3 模拟信号通路结构

Fig.3 Structure of the analog signal chain

缓冲器一般输入电阻大,输出电阻小,常用的缓冲器有两种结构:源极跟随器和单位增益缓冲器.由图3可知,在信号通路中,CTIA单元电路后接多级缓冲器,且均为差分输入的单位增益缓冲器,与输出端相连的是跟随器电路.

跟随器电路结构如图 4 所示,由差分放大器构成,负的输入一端与输出端相连,构成单位增益缓冲器,pd 为上拉信号.跟随器比较重要的性能有驱动能力、跟随特性、稳定性等^[8].输出摆幅反映跟随特性,它是使所有晶体管都工作在饱和区的输出电压的范围.如果输出电压过低,M4 和 M5 工作在线性区;如果输出电压过高,M2 工作在线性区.因此,跟随器的输出摆幅的计算公式为

$$V_{\text{GST4}} + V_{\text{GST5}} \leq V_{\text{OUT}} \leq V_{\text{DD}} - V_{\text{GST2}} \quad (2)$$

式中: V_{GST} 是过驱动电压. 经计算可以得到摆幅为 $[0.3 \text{ V}, 3.2 \text{ V}]$.

动态范围是读出电路的一个重要的性能参数, 定义为输出摆幅与输出噪声之比^[9], 计算公式为

$$DR = 20 \lg \frac{V_{sw}}{V_{out rms}} \quad (3)$$

式中: V_{sw} 是读出电路的输出摆幅, $V_{\text{out rms}}$ 是读出电路的输出积分噪声. 动态范围反映了读出电路的信噪比, 在实际电路中, 需要根据探测器光电流的信号范围来确定读出电路的动态范围^[3].

红外焦平面的探测器采用光子型探测器.光子型探测器是一种基于光电效应的红外探测器,由于红外线的频率较低,所以探测器材料的禁带宽度必须足够小.常温下窄禁带半导体载流子的热激发会导致大量载流子从禁带跃迁到导带,会对电路造成

干扰. 因此, 通常使探测器保持在低温下. 电子系统在低温下有许多优点^[10], 例如迁移率增加, 工作速度提高; 互连线导电性提高, 信号传输时间缩短; 电路的开关速度、噪声容限以及增益带宽积都得到改善. 低温特性在本文表现为噪声减小, 延迟时间缩短, 功耗降低等. 因此, 本文将比较常温 300 K 和低温 150 K 下 CTIA 电路的仿真结果, 并加以分析.




图 4 跟随器电路图

Fig.4 Schematic of the follower circuit

2 仿真分析

采用 $0.13\ \mu\text{m}$ CIS 工艺在 Cadence Spectre 软件下对 CTIA 及信号通路进行仿真. 在常温 $300\ \text{K}$ 与低温 $150\ \text{K}$ 下分别对信号通路进行瞬态仿真, 图 5 是常温下 CTIA 的瞬态曲线, 可以看出, 当积分电容积分完成后, 采样控制信号 V_{sh} 由高电平变为低电平, 开始采样. 图 6(见下页)为不同输入电流下的瞬态曲线, 探测器电流的改变不影响积分电压的大小, 积分电压只与积分电容有关, 同时探测器电流越大, 放电越快.




图5 300 K下CTIA瞬态仿真曲线

Fig.5 Transient simulation curve of the CTIA at 300 K

带宽选择管 M4 和积分电容选择管 M5 栅压的不同使得积分电容与带宽限制电容有三组取值,瞬态仿真曲线如图 7 所示(见下页),当积分电容选择管关断

时,积分电容为 C_1 ,电容放电较为缓慢;当积分电容选择管导通时,积分电容为 $C_1 + C_2$,放电较快.从图7中还可以发现,当积分电容 C_i 相同时,带宽限制电容 C_b 的不同值不影响 CTIA 电路中积分电容的积分及复位.图8为 300 K 和 150 K 下的积分电压,可以看出,常温 300 K 时 CTIA 的积分范围为 (0.38 V, 2.74 V), 150 K 时积分范围为 (0.21 V, 2.52 V).




图6 不同输入电流下的瞬态曲线
Fig.6 Transient simulation curves under different input currents




图7 不同积分电容下的瞬态仿真曲线
Fig.7 Transient simulation curves under different integral capacitances




图8 300 K 和 150 K 下的积分电压
Fig.8 Integrated voltages at 300 K and 150 K

以探测器电流取值 1.5 nA 为例,对 CTIA 电路和信号通路进行交流仿真,得到 CTIA 的开环增益为 110 dB,带宽为 2.98 MHz.另外,为得出电路的等效输出噪声,对 CTIA 及信号通路进行噪声分析.通过仿真分析可知,在输出噪声中热噪声起主导作用.在后面的定量分析中采用输出积分噪声作为衡量标准,积分噪声计算方法^[11]为

$$V_{\text{outrms}} = \sqrt{\int_1^{1G} V_n^2 df} \quad (4)$$

对 CTIA 和信号通路分别仿真噪声,计算输出积分噪声,得到的 CTIA 输出积分噪声见表1.信号通路在 300 K 下的输出积分噪声为 408.7 μV , 150 K 下的输出积分噪声为 317.6 μV .同时,根据式(1)估算出 150 K 下 CTIA 的输出积分噪声的理论值为 236.33 μV ,仿真结果与理论值的对比见表1.

表1 CTIA 输出积分噪声

Tab.1 Output integrated noise of the CTIA

C_i/fF	C_b/fF	$V_{\text{outrms}}/\mu\text{V}$			
		300 K	225 K	150 K	理论值(150 K)
60	0	418.7	348.9	300.2	—
460	0	410.0	341.3	294.0	236.33
60	400	291.1	241.8	197.9	—

随后对缓冲器及跟随器分别进行直流扫描分析,以获取输出摆幅的大小.以图4的跟随器为例,将输入电压设置为变量,从 0 到 3.3 V 进行直流扫描分析,按照正负 5 mV 的误差,得到输出摆幅,结果见表2.其他缓冲器的输出摆幅的仿真方法与跟随器一致.由于各缓冲器的 MOS 管参数不一致,三级缓冲器的输出摆幅均不相同.

表2 各级缓冲器输出摆幅

Tab.2 Output swings of all level buffers

缓冲器	300 K		150 K	
	输出范围	输出摆幅	输出范围	输出摆幅
1	(0.38, 3.14)	2.76	(0.64, 3.14)	2.50
2	(0.27, 2.91)	2.64	(0.57, 3.15)	2.58
3	(0.21, 2.67)	2.46	(0.52, 2.82)	2.30
通路	(0.64, 2.74)	2.10	(0.77, 2.52)	1.75

在信号通路中,信号需要通过多级缓冲器与跟随器,对信号通路进行仿真,按照正负误差 10 mV,得到 300 K 下输出范围为 (0.64 V, 2.74 V),输出摆幅为 2.10 V; 150 K 下输出范围为 (0.77 V, 3.14 V),

由于 150 K 下电路积分电压是 2.52 V, 所以输出范围是 (0.77 V, 2.52 V), 输出摆幅为 1.75 V, 数据如表 2 所示. 从表 2 可以发现, 通路的输出摆幅比单级缓冲器小, 这是因为通路的负载阻抗比单级缓冲器大, 拉低了输出摆幅.

由式(3)计算可知, 300 K 时读出电路的动态范围是 74 dB, 150 K 时的动态范围为 74 dB. 同时, 根据前文得到的理论值计算可得, 150 K 时 CTIA 的动态范围是 78.6 dB. 比较可知, 仿真的结果与理论值相差不大, 满足设计要求.

3 版图设计

采用 0.13 μm CIS 工艺, 在 Virtuoso Layout XL 中绘制 CTIA 电路及模拟信号通路的版图. CTIA 单元电路的版图如图 9 所示, 面积 $18 \mu\text{m} \times 18 \mu\text{m}$. 模拟信号通路的版图如图 10 所示, 面积 $406.65 \mu\text{m} \times 57.26 \mu\text{m}$. 使用 Calibre 工具验证所绘版图, 均通过 DRC 与 LVS 检查.




图 9 CTIA 单元版图

Fig.9 Layout of the CTIA circuit




图 10 模拟信号通路版图

Fig.10 Layout of the analog signal chain

4 后仿

使用 QRC 提取版图的寄生参数, 再利用所提取的参数进行后仿, 得到如下结果:

a. CTIA 电路在 300 K 下积分范围为 (0.42 V, 2.64 V); 150 K 下积分范围为 (0.28 V, 2.41 V).

b. 缓冲器、跟随器及信号通路的输出摆幅见表 3, 可以发现低温下输出摆幅变化较大.

c. CTIA 的输出积分噪声结果如表 4 所示, 信号通路在 300 K 下的输出积分噪声是 279.1 μV , 在 150 K 下输出积分噪声为 209.1 μV .

表 3 后仿时各级缓冲器输出摆幅

Tab.3 Output swings of all level buffers in the post-simulation

缓冲器	300 K		150 K	
	输出范围	输出摆幅	输出范围	输出摆幅
1	(0.38, 2.94)	2.56	(0.69, 3.11)	2.42
2	(0.26, 2.79)	2.53	(0.52, 2.99)	2.47
3	(0.32, 2.70)	2.38	(0.61, 2.34)	1.73
通路	(0.38, 2.41)	2.03	(0.78, 2.30)	1.52

表 4 后仿输出积分噪声

Tab.4 Output integrated noise in the post-simulation

C_i/fF	C_b/fF	$V_{\text{outrms}}/\mu\text{V}$		
		300 K	225 K	150 K
60	0	295.0	258.2	213.6
460	0	293.5	256.5	211.8
60	400	269.5	237.4	194.1

从表 1 中可以看出, CTIA 的输出积分噪声的理论值与前仿结果相差不大, 后仿结果与之相比相差不大, 符合电路的设计指标. 现将仿真结果与文献[12]、文献[13]的结果进行比较, 对比结果如表 5 所示, 本文像元电路的尺寸为 $18 \mu\text{m} \times 18 \mu\text{m}$, 优于文献[12]与文献[13]的像元尺寸; 输出摆幅占电源电压的比值为 46%, 优于文献[12]中的 36%; 以单个 CTIA 的功耗作为评判标准, 本文中的 CTIA 的功耗优于文献[12], 但劣于文献[13], 有待提高.

表 5 CTIA 仿真结果对比

Tab.5 Comparison of the simulation results of the CTIA

文献	工艺/ μm	阵列大小	像元尺寸/ μm	供电电压/V	输出摆幅/V	功耗/mW	$V_{\text{outrms}}/\mu\text{V}$
文献[12]	0.35	320×256	30	5	1.8	159	—
文献[13]	0.35	320×320	30	5	—	<55	—
本文	0.13	—	18	3.3	1.52	1.65×10^{-8} (单个 CTIA)	213.6

5 结 论

红外焦平面读出电路基于 CTIA 单元电路,采用共源共栅放大器结构,选择可选积分电容的积分模式,优化电路,减小单元电路面积. 根据设计需求调整了积分电容的大小与 CTIA 电路结构,使得 CTIA 单元电路的面积达到 $18\ \mu\text{m} \times 18\ \mu\text{m}$ 的要求. 单元电路面积越小,相同面积下的像元数量就越多,因此适用于大面阵的读出电路. 优化后 CTIA 电路 150 K 下的噪声为 $213.6\ \mu\text{V}$, 输出摆幅为 $1.52\ \text{V}$ (电源电压为 $3.3\ \text{V}$), 满足设计需求. 另搭建模拟信号通路,并对信号通路进行仿真,通过仿真可知信号通路输出积分噪声较小,150 K 下输出积分噪声为 $209.1\ \mu\text{V}$. 通过前、后仿的结果对比,可以发现低温下跟随器的输出摆幅前后有较大差别. 对比发现,该电路像元尺寸明显优于之前所报道的文献. 但是也需要注意到电路的输出摆幅与之相较也略有减小,电路噪声略有增大,需要在今后的研究中继续优化电路的摆幅与噪声问题.

参考文献:

- [1] ROGALSKI A, ANTOSZEWSKI J, FARAONE L. Third-generation infrared photodetector arrays[J]. *Journal of Applied Physics*, 2009, 105: 091101.
- [2] 沈科. 基于 CTIA 的快照式红外读出电路研究[D]. 成都: 电子科技大学, 2009.
- [3] 郝立超. 甚长波红外探测器信号读出电路结构研究[D]. 上海: 中国科学院研究生院(上海技术物理研究所), 2014.
- [4] 王霄, 史泽林. CTIA 型读出电路结构优化研究[J]. *微电子学与计算机*, 2014, 31(11): 64–68.
- [5] FLIR. ISC9809 low background 320 specification[Z]. America: FLIR System, 2002.
- [6] VERMEIREN J, VAN BOGGET U, VAN HOREBEEK G, et al. Low-noise, fast frame-rate InGaAs 320×256 FPA for hyperspectral applications[C]// *Processing of SPIE, Infrared Technology and Applications XXXV*. Orlando: SPIE, 2009.
- [7] 王攀, 丁瑞军, 叶振华. 短波 IRFPAs 读出电路 CTIA 输入级的优化设计[J]. *激光与红外*, 2013, 43(12): 1363–1367.
- [8] JOHNSON J F, LOMHEIM T S. Focal-plane signal and noise model-CTIA ROIC[J]. *IEEE Transactions on Electron Devices*, 2009, 56(11): 2506–2515.
- [9] 关有光, 周文超, 田小强. 探测器动态范围对光束质量 β 因子测量的影响分析[J]. *激光与光电子学进展*, 2011, 48(7): 070401.
- [10] 赵宏亮. 基于红外成像系统的低温读出电路设计技术研究[D]. 天津: 天津大学, 2012.
- [11] RAZAVI B. Design of analog CMOS integrated circuits[M]. CHEN G C, CHENG J, ZHANG R Z, 译. Xi'an: Xi'an Jiaotong University Press, 2003: 192–194.
- [12] 翟永成, 丁瑞军. 320×256 大电荷容量的长波红外读出电路结构设计[J]. *红外与激光工程*, 2016, 45(9): 73–78.
- [13] WANG G N, LU W G, LIU D H, et al. Column-level passive sample and column-shared active readout structure for high speed, low power ROIC[J]. *Electronics Letters*, 2015, 51(5): 390–392.

(编辑: 董 伟)